BDTA USP - Resultado da busca

Trabalho de Conclusão de Curso (Graduação)
Módulo de codificação e sincronização de transceptor óptico para cápsulas endoscópicas (2017)
Pinto, Guilherme Mateus de Mattos; Carmo, João Paulo Pereira do (Orientador)
Unidade: EESC
Assuntos: CIRCUITOS FPGA, CIRCUITOS INTEGRADOS MOS, ENDOSCOPIA
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
PINTO, Guilherme Mateus de Mattos. Módulo de codificação e sincronização de transceptor óptico para cápsulas endoscópicas. 2017. Trabalho de Conclusão de Curso (Graduação) – Escola de Engenharia de São Carlos, Universidade de São Paulo, São Carlos, 2017. Disponível em: https://bdta.abcd.usp.br/directbitstream/5d7bc5ba-1220-4f85-8cdb-99a05ea9ef98/Pinto_Guilherme_Mateus_de_Mattos_tcc.pdf. Acesso em: 23 maio 2024.
APA
Pinto, G. M. de M. (2017). Módulo de codificação e sincronização de transceptor óptico para cápsulas endoscópicas (Trabalho de Conclusão de Curso (Graduação). Escola de Engenharia de São Carlos, Universidade de São Paulo, São Carlos. Recuperado de https://bdta.abcd.usp.br/directbitstream/5d7bc5ba-1220-4f85-8cdb-99a05ea9ef98/Pinto_Guilherme_Mateus_de_Mattos_tcc.pdf
NLM
Pinto GM de M. Módulo de codificação e sincronização de transceptor óptico para cápsulas endoscópicas [Internet]. 2017 ;[citado 2024 maio 23 ] Available from: https://bdta.abcd.usp.br/directbitstream/5d7bc5ba-1220-4f85-8cdb-99a05ea9ef98/Pinto_Guilherme_Mateus_de_Mattos_tcc.pdf
Vancouver
Pinto GM de M. Módulo de codificação e sincronização de transceptor óptico para cápsulas endoscópicas [Internet]. 2017 ;[citado 2024 maio 23 ] Available from: https://bdta.abcd.usp.br/directbitstream/5d7bc5ba-1220-4f85-8cdb-99a05ea9ef98/Pinto_Guilherme_Mateus_de_Mattos_tcc.pdf
Trabalho de Conclusão de Curso (Graduação)
Desenvolvimento de um framework PCI Express para FPGA (2015)
Martins, Tiago Amaro; Tannus, Alberto (Orientador)
Unidade: EESC
Assuntos: CIRCUITOS FPGA, FRAMEWORKS
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
MARTINS, Tiago Amaro. Desenvolvimento de um framework PCI Express para FPGA. 2015. Trabalho de Conclusão de Curso (Graduação) – Escola de Engenharia de São Carlos, Universidade de São Paulo, São Carlos, 2015. Disponível em: https://bdta.abcd.usp.br/directbitstream/bbef921b-d890-4be7-bd5d-49fe00612797/Martins_Tiago_Amaro_tcc.pdf. Acesso em: 23 maio 2024.
APA
Martins, T. A. (2015). Desenvolvimento de um framework PCI Express para FPGA (Trabalho de Conclusão de Curso (Graduação). Escola de Engenharia de São Carlos, Universidade de São Paulo, São Carlos. Recuperado de https://bdta.abcd.usp.br/directbitstream/bbef921b-d890-4be7-bd5d-49fe00612797/Martins_Tiago_Amaro_tcc.pdf
NLM
Martins TA. Desenvolvimento de um framework PCI Express para FPGA [Internet]. 2015 ;[citado 2024 maio 23 ] Available from: https://bdta.abcd.usp.br/directbitstream/bbef921b-d890-4be7-bd5d-49fe00612797/Martins_Tiago_Amaro_tcc.pdf
Vancouver
Martins TA. Desenvolvimento de um framework PCI Express para FPGA [Internet]. 2015 ;[citado 2024 maio 23 ] Available from: https://bdta.abcd.usp.br/directbitstream/bbef921b-d890-4be7-bd5d-49fe00612797/Martins_Tiago_Amaro_tcc.pdf
Trabalho de Conclusão de Curso (Graduação)
Interface para processamento de imagens implementada em FPGA (2015)
Petroni, João Donato da Silva; Luppe, Maximiliam (Orientador)
Unidade: EESC E ICMC
Assuntos: CIRCUITOS FPGA, PROCESSAMENTO DE IMAGENS
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
PETRONI, João Donato da Silva. Interface para processamento de imagens implementada em FPGA. 2015. Trabalho de Conclusão de Curso (Graduação) – , Universidade de São Paulo, São Carlos, 2015. Disponível em: https://bdta.abcd.usp.br/directbitstream/09197903-911d-432a-9490-b9d5936eb12e/Petroni_Joao_Donato_da_Silva_tcc.pdf. Acesso em: 23 maio 2024.
APA
Petroni, J. D. da S. (2015). Interface para processamento de imagens implementada em FPGA (Trabalho de Conclusão de Curso (Graduação). , Universidade de São Paulo, São Carlos. Recuperado de https://bdta.abcd.usp.br/directbitstream/09197903-911d-432a-9490-b9d5936eb12e/Petroni_Joao_Donato_da_Silva_tcc.pdf
NLM
Petroni JD da S. Interface para processamento de imagens implementada em FPGA [Internet]. 2015 ;[citado 2024 maio 23 ] Available from: https://bdta.abcd.usp.br/directbitstream/09197903-911d-432a-9490-b9d5936eb12e/Petroni_Joao_Donato_da_Silva_tcc.pdf
Vancouver
Petroni JD da S. Interface para processamento de imagens implementada em FPGA [Internet]. 2015 ;[citado 2024 maio 23 ] Available from: https://bdta.abcd.usp.br/directbitstream/09197903-911d-432a-9490-b9d5936eb12e/Petroni_Joao_Donato_da_Silva_tcc.pdf
Trabalho de Conclusão de Curso (Graduação)
Implementação em FPGA de uma rede neural de HOPFIELD (2015)
Cocolo, Camila; Codá, Luiza Maria Romeiro (Orientador)
Unidade: EESC
Assuntos: CIRCUITOS FPGA, REDES NEURAIS, VHDL
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
COCOLO, Camila. Implementação em FPGA de uma rede neural de HOPFIELD. 2015. Trabalho de Conclusão de Curso (Graduação) – Escola de Engenharia de São Carlos, Universidade de São Paulo, São Carlos, 2015. Disponível em: https://bdta.abcd.usp.br/directbitstream/65dd47d3-0367-41aa-b016-6551a7ce3408/Cocolo_Camila_tcc.pdf. Acesso em: 23 maio 2024.
APA
Cocolo, C. (2015). Implementação em FPGA de uma rede neural de HOPFIELD (Trabalho de Conclusão de Curso (Graduação). Escola de Engenharia de São Carlos, Universidade de São Paulo, São Carlos. Recuperado de https://bdta.abcd.usp.br/directbitstream/65dd47d3-0367-41aa-b016-6551a7ce3408/Cocolo_Camila_tcc.pdf
NLM
Cocolo C. Implementação em FPGA de uma rede neural de HOPFIELD [Internet]. 2015 ;[citado 2024 maio 23 ] Available from: https://bdta.abcd.usp.br/directbitstream/65dd47d3-0367-41aa-b016-6551a7ce3408/Cocolo_Camila_tcc.pdf
Vancouver
Cocolo C. Implementação em FPGA de uma rede neural de HOPFIELD [Internet]. 2015 ;[citado 2024 maio 23 ] Available from: https://bdta.abcd.usp.br/directbitstream/65dd47d3-0367-41aa-b016-6551a7ce3408/Cocolo_Camila_tcc.pdf
Trabalho de Conclusão de Curso (Graduação)
Proposta de arquitetura de um sistema em um chip (Soc) para fins educacionais (2014)
Oliveira, Filipe Calasans Portugal de ; Rodrigues, Evandro Luis Linhari (Orientador)
Unidade: EESC E ICMC
Assunto: CIRCUITOS FPGA
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
OLIVEIRA, Filipe Calasans Portugal de. Proposta de arquitetura de um sistema em um chip (Soc) para fins educacionais. 2014. Trabalho de Conclusão de Curso (Graduação) – , Universidade de São Paulo, São Carlos, 2014. Disponível em: https://bdta.abcd.usp.br/directbitstream/443ae59b-548f-4e2a-98ac-f6935951c727/Oliveira_Filipe_Calasans_Portugal_de.pdf. Acesso em: 23 maio 2024.
APA
Oliveira, F. C. P. de. (2014). Proposta de arquitetura de um sistema em um chip (Soc) para fins educacionais (Trabalho de Conclusão de Curso (Graduação). , Universidade de São Paulo, São Carlos. Recuperado de https://bdta.abcd.usp.br/directbitstream/443ae59b-548f-4e2a-98ac-f6935951c727/Oliveira_Filipe_Calasans_Portugal_de.pdf
NLM
Oliveira FCP de. Proposta de arquitetura de um sistema em um chip (Soc) para fins educacionais [Internet]. 2014 ;[citado 2024 maio 23 ] Available from: https://bdta.abcd.usp.br/directbitstream/443ae59b-548f-4e2a-98ac-f6935951c727/Oliveira_Filipe_Calasans_Portugal_de.pdf
Vancouver
Oliveira FCP de. Proposta de arquitetura de um sistema em um chip (Soc) para fins educacionais [Internet]. 2014 ;[citado 2024 maio 23 ] Available from: https://bdta.abcd.usp.br/directbitstream/443ae59b-548f-4e2a-98ac-f6935951c727/Oliveira_Filipe_Calasans_Portugal_de.pdf
Trabalho de Conclusão de Curso (Graduação)
Afinador digital para violão e guitarra elétrica implementado em FPGA (2013)
Mancera, Telos Galante; Codá, Luiza Maria Romeiro (Orientador)
Unidade: EESC
Assuntos: AFINAÇÃO DE INSTRUMENTOS MUSICAIS, CIRCUITOS FPGA, VHDL
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
MANCERA, Telos Galante. Afinador digital para violão e guitarra elétrica implementado em FPGA. 2013. Trabalho de Conclusão de Curso (Graduação) – Escola de Engenharia de São Carlos, Universidade de São Paulo, São Carlos, 2013. Disponível em: https://bdta.abcd.usp.br/directbitstream/b0801d80-8c77-4589-8dcd-f9c95fd79391/Mancera_Telos_Galante.pdf. Acesso em: 23 maio 2024.
APA
Mancera, T. G. (2013). Afinador digital para violão e guitarra elétrica implementado em FPGA (Trabalho de Conclusão de Curso (Graduação). Escola de Engenharia de São Carlos, Universidade de São Paulo, São Carlos. Recuperado de https://bdta.abcd.usp.br/directbitstream/b0801d80-8c77-4589-8dcd-f9c95fd79391/Mancera_Telos_Galante.pdf
NLM
Mancera TG. Afinador digital para violão e guitarra elétrica implementado em FPGA [Internet]. 2013 ;[citado 2024 maio 23 ] Available from: https://bdta.abcd.usp.br/directbitstream/b0801d80-8c77-4589-8dcd-f9c95fd79391/Mancera_Telos_Galante.pdf
Vancouver
Mancera TG. Afinador digital para violão e guitarra elétrica implementado em FPGA [Internet]. 2013 ;[citado 2024 maio 23 ] Available from: https://bdta.abcd.usp.br/directbitstream/b0801d80-8c77-4589-8dcd-f9c95fd79391/Mancera_Telos_Galante.pdf
Trabalho de Conclusão de Curso (Graduação)
Implementação em Hardware de uma Rede Neural WISARD (2012)
Rossales, Isabela Rodrigues do Prado; Soares Junior, João Navarro (Orientador)
Unidade: EESC E ICMC
Assuntos: CIRCUITOS FPGA, CIRCUITOS INTEGRADOS, HARDWARE, REDES NEURAIS
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
ROSSALES, Isabela Rodrigues do Prado. Implementação em Hardware de uma Rede Neural WISARD. 2012. Trabalho de Conclusão de Curso (Graduação) – , Universidade de São Paulo, São Carlos, 2012. Disponível em: https://bdta.abcd.usp.br/directbitstream/f9ed4b3d-d15c-4248-8f66-f4da14c3fe2e/Rossales_Isabela_Rodrigues_do_Prado.pdf. Acesso em: 23 maio 2024.
APA
Rossales, I. R. do P. (2012). Implementação em Hardware de uma Rede Neural WISARD (Trabalho de Conclusão de Curso (Graduação). , Universidade de São Paulo, São Carlos. Recuperado de https://bdta.abcd.usp.br/directbitstream/f9ed4b3d-d15c-4248-8f66-f4da14c3fe2e/Rossales_Isabela_Rodrigues_do_Prado.pdf
NLM
Rossales IR do P. Implementação em Hardware de uma Rede Neural WISARD [Internet]. 2012 ;[citado 2024 maio 23 ] Available from: https://bdta.abcd.usp.br/directbitstream/f9ed4b3d-d15c-4248-8f66-f4da14c3fe2e/Rossales_Isabela_Rodrigues_do_Prado.pdf
Vancouver
Rossales IR do P. Implementação em Hardware de uma Rede Neural WISARD [Internet]. 2012 ;[citado 2024 maio 23 ] Available from: https://bdta.abcd.usp.br/directbitstream/f9ed4b3d-d15c-4248-8f66-f4da14c3fe2e/Rossales_Isabela_Rodrigues_do_Prado.pdf
Trabalho de Conclusão de Curso (Graduação)
Implementação de um Core Compatível com o MSP430 para FPGA (2012)
Paulino, Juliano Alberto; Luppe, Maximiliam (Orientador)
Unidade: EESC
Assuntos: CIRCUITOS FPGA, HARDWARE, SISTEMAS EMBUTIDOS
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
PAULINO, Juliano Alberto. Implementação de um Core Compatível com o MSP430 para FPGA. 2012. Trabalho de Conclusão de Curso (Graduação) – Escola de Engenharia de São Carlos, Universidade de São Paulo, São Carlos, 2012. Disponível em: https://bdta.abcd.usp.br/directbitstream/17574672-2f2c-48a2-b384-292416c6db95/Paulino_Juliano_Alberto.pdf. Acesso em: 23 maio 2024.
APA
Paulino, J. A. (2012). Implementação de um Core Compatível com o MSP430 para FPGA (Trabalho de Conclusão de Curso (Graduação). Escola de Engenharia de São Carlos, Universidade de São Paulo, São Carlos. Recuperado de https://bdta.abcd.usp.br/directbitstream/17574672-2f2c-48a2-b384-292416c6db95/Paulino_Juliano_Alberto.pdf
NLM
Paulino JA. Implementação de um Core Compatível com o MSP430 para FPGA [Internet]. 2012 ;[citado 2024 maio 23 ] Available from: https://bdta.abcd.usp.br/directbitstream/17574672-2f2c-48a2-b384-292416c6db95/Paulino_Juliano_Alberto.pdf
Vancouver
Paulino JA. Implementação de um Core Compatível com o MSP430 para FPGA [Internet]. 2012 ;[citado 2024 maio 23 ] Available from: https://bdta.abcd.usp.br/directbitstream/17574672-2f2c-48a2-b384-292416c6db95/Paulino_Juliano_Alberto.pdf
Trabalho de Conclusão de Curso (Graduação)
Implementação de rede neural artificial em FPGA utilizando VHDL (2012)
Pião, Silvano Sotelo; Codá, Luiza Maria Romeiro (Orientador)
Unidade: EESC
Assuntos: CIRCUITOS FPGA, REDES NEURAIS, VHDL
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
PIÃO, Silvano Sotelo. Implementação de rede neural artificial em FPGA utilizando VHDL. 2012. Trabalho de Conclusão de Curso (Graduação) – Escola de Engenharia de São Carlos, Universidade de São Paulo, São Carlos, 2012. Disponível em: https://bdta.abcd.usp.br/directbitstream/cfa7a5f9-8ca9-43a9-b672-cf32ebd3501c/Piao_Silvano_Sotelo.pdf. Acesso em: 23 maio 2024.
APA
Pião, S. S. (2012). Implementação de rede neural artificial em FPGA utilizando VHDL (Trabalho de Conclusão de Curso (Graduação). Escola de Engenharia de São Carlos, Universidade de São Paulo, São Carlos. Recuperado de https://bdta.abcd.usp.br/directbitstream/cfa7a5f9-8ca9-43a9-b672-cf32ebd3501c/Piao_Silvano_Sotelo.pdf
NLM
Pião SS. Implementação de rede neural artificial em FPGA utilizando VHDL [Internet]. 2012 ;[citado 2024 maio 23 ] Available from: https://bdta.abcd.usp.br/directbitstream/cfa7a5f9-8ca9-43a9-b672-cf32ebd3501c/Piao_Silvano_Sotelo.pdf
Vancouver
Pião SS. Implementação de rede neural artificial em FPGA utilizando VHDL [Internet]. 2012 ;[citado 2024 maio 23 ] Available from: https://bdta.abcd.usp.br/directbitstream/cfa7a5f9-8ca9-43a9-b672-cf32ebd3501c/Piao_Silvano_Sotelo.pdf
Trabalho de Conclusão de Curso (Graduação)
Analisador lógico para análise On-Chip de sistemas digitais implementados em FPGA (2011)
Silva, Gabriel Santos da; Luppe, Maximiliam (Orientador)
Unidade: EESC
Assuntos: CIRCUITOS FPGA, COMPUTAÇÃO RECONFIGURÁVEL
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
SILVA, Gabriel Santos da. Analisador lógico para análise On-Chip de sistemas digitais implementados em FPGA. 2011. Trabalho de Conclusão de Curso (Graduação) – Escola de Engenharia de São Carlos, Universidade de São Paulo, São Carlos, 2011. Disponível em: https://bdta.abcd.usp.br/directbitstream/2beb5ed0-ac70-43f8-8792-e8ad541e247f/Silva_Gabriel_Santos_da.pdf. Acesso em: 23 maio 2024.
APA
Silva, G. S. da. (2011). Analisador lógico para análise On-Chip de sistemas digitais implementados em FPGA (Trabalho de Conclusão de Curso (Graduação). Escola de Engenharia de São Carlos, Universidade de São Paulo, São Carlos. Recuperado de https://bdta.abcd.usp.br/directbitstream/2beb5ed0-ac70-43f8-8792-e8ad541e247f/Silva_Gabriel_Santos_da.pdf
NLM
Silva GS da. Analisador lógico para análise On-Chip de sistemas digitais implementados em FPGA [Internet]. 2011 ;[citado 2024 maio 23 ] Available from: https://bdta.abcd.usp.br/directbitstream/2beb5ed0-ac70-43f8-8792-e8ad541e247f/Silva_Gabriel_Santos_da.pdf
Vancouver
Silva GS da. Analisador lógico para análise On-Chip de sistemas digitais implementados em FPGA [Internet]. 2011 ;[citado 2024 maio 23 ] Available from: https://bdta.abcd.usp.br/directbitstream/2beb5ed0-ac70-43f8-8792-e8ad541e247f/Silva_Gabriel_Santos_da.pdf
Trabalho de Conclusão de Curso (Graduação)
A estimação da frequência em sistemas elétricos de potência usando uma filtragem adaptativa (2010)
Rocha, Rariman Lara Silva da; Oleskovicz, Mario (Orientador)
Unidade: EESC
Assuntos: CIRCUITOS FPGA, SISTEMAS ELÉTRICOS DE POTÊNCIA, VHDL
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
ROCHA, Rariman Lara Silva da. A estimação da frequência em sistemas elétricos de potência usando uma filtragem adaptativa. 2010. Trabalho de Conclusão de Curso (Graduação) – Escola de Engenharia de São Carlos, Universidade de São Paulo, São Carlos, 2010. Disponível em: https://bdta.abcd.usp.br/directbitstream/d9f0435c-6773-4464-a729-6db01a75e8ea/Rocha_Rariman_Lara_Silva_da.pdf. Acesso em: 23 maio 2024.
APA
Rocha, R. L. S. da. (2010). A estimação da frequência em sistemas elétricos de potência usando uma filtragem adaptativa (Trabalho de Conclusão de Curso (Graduação). Escola de Engenharia de São Carlos, Universidade de São Paulo, São Carlos. Recuperado de https://bdta.abcd.usp.br/directbitstream/d9f0435c-6773-4464-a729-6db01a75e8ea/Rocha_Rariman_Lara_Silva_da.pdf
NLM
Rocha RLS da. A estimação da frequência em sistemas elétricos de potência usando uma filtragem adaptativa [Internet]. 2010 ;[citado 2024 maio 23 ] Available from: https://bdta.abcd.usp.br/directbitstream/d9f0435c-6773-4464-a729-6db01a75e8ea/Rocha_Rariman_Lara_Silva_da.pdf
Vancouver
Rocha RLS da. A estimação da frequência em sistemas elétricos de potência usando uma filtragem adaptativa [Internet]. 2010 ;[citado 2024 maio 23 ] Available from: https://bdta.abcd.usp.br/directbitstream/d9f0435c-6773-4464-a729-6db01a75e8ea/Rocha_Rariman_Lara_Silva_da.pdf
Trabalho de Conclusão de Curso (Graduação)
Análise da implementação de núcleos de código aberto de microcontroladores PIC16 em FPGA (2010)
Barcellos, William; Luppe, Maximiliam (Orientador)
Unidade: EESC
Assuntos: CIRCUITOS FPGA, MICROPROCESSADORES
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
BARCELLOS, William. Análise da implementação de núcleos de código aberto de microcontroladores PIC16 em FPGA. 2010. Trabalho de Conclusão de Curso (Graduação) – Escola de Engenharia de São Carlos, Universidade de São Paulo, São Carlos, 2010. Disponível em: https://bdta.abcd.usp.br/directbitstream/1e087b0f-ab87-44f2-9900-0f614b5eaf77/Barcellos_William.pdf. Acesso em: 23 maio 2024.
APA
Barcellos, W. (2010). Análise da implementação de núcleos de código aberto de microcontroladores PIC16 em FPGA (Trabalho de Conclusão de Curso (Graduação). Escola de Engenharia de São Carlos, Universidade de São Paulo, São Carlos. Recuperado de https://bdta.abcd.usp.br/directbitstream/1e087b0f-ab87-44f2-9900-0f614b5eaf77/Barcellos_William.pdf
NLM
Barcellos W. Análise da implementação de núcleos de código aberto de microcontroladores PIC16 em FPGA [Internet]. 2010 ;[citado 2024 maio 23 ] Available from: https://bdta.abcd.usp.br/directbitstream/1e087b0f-ab87-44f2-9900-0f614b5eaf77/Barcellos_William.pdf
Vancouver
Barcellos W. Análise da implementação de núcleos de código aberto de microcontroladores PIC16 em FPGA [Internet]. 2010 ;[citado 2024 maio 23 ] Available from: https://bdta.abcd.usp.br/directbitstream/1e087b0f-ab87-44f2-9900-0f614b5eaf77/Barcellos_William.pdf
Trabalho de Conclusão de Curso (Graduação)
Sistema de Pré-processamento de sinais ultrassônicos para sistema de aquisição com focalização dinâmica (2010)
Bózoli, Luis Adalberto Beloni; Maciel, Carlos Dias (Orientador)
Unidade: EESC E ICMC
Assuntos: CIRCUITOS FPGA, PROCESSAMENTO DE SINAIS, ULTRASSONOGRAFIA, VHDL
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
BÓZOLI, Luis Adalberto Beloni. Sistema de Pré-processamento de sinais ultrassônicos para sistema de aquisição com focalização dinâmica. 2010. Trabalho de Conclusão de Curso (Graduação) – , Universidade de São Paulo, São Carlos, 2010. Disponível em: https://bdta.abcd.usp.br/directbitstream/d74850b3-8e5b-455c-bd06-dc8ca26c9bf4/Bozoli_Luis_Adalberto_Beloni.pdf. Acesso em: 23 maio 2024.
APA
Bózoli, L. A. B. (2010). Sistema de Pré-processamento de sinais ultrassônicos para sistema de aquisição com focalização dinâmica (Trabalho de Conclusão de Curso (Graduação). , Universidade de São Paulo, São Carlos. Recuperado de https://bdta.abcd.usp.br/directbitstream/d74850b3-8e5b-455c-bd06-dc8ca26c9bf4/Bozoli_Luis_Adalberto_Beloni.pdf
NLM
Bózoli LAB. Sistema de Pré-processamento de sinais ultrassônicos para sistema de aquisição com focalização dinâmica [Internet]. 2010 ;[citado 2024 maio 23 ] Available from: https://bdta.abcd.usp.br/directbitstream/d74850b3-8e5b-455c-bd06-dc8ca26c9bf4/Bozoli_Luis_Adalberto_Beloni.pdf
Vancouver
Bózoli LAB. Sistema de Pré-processamento de sinais ultrassônicos para sistema de aquisição com focalização dinâmica [Internet]. 2010 ;[citado 2024 maio 23 ] Available from: https://bdta.abcd.usp.br/directbitstream/d74850b3-8e5b-455c-bd06-dc8ca26c9bf4/Bozoli_Luis_Adalberto_Beloni.pdf

Unidades USP

BDTA

Filtros

Autores

Autores USP

Ano de publicação

Assuntos